岗位职责：
1.完成音频信号相关链路的FPGA模块设计，完成接口协议模块的FPGA实现、仿真与板级调试；
2.完成系统中PS对应数据控制总线的实现、仿真；完成BD设计模块工程搭建、逻辑与驱动开发、板级调试；
3.配合完成系统中多模块时钟数据同步的处理，配合验证高速串行数据接口
4.配合完成项目的整机联试、功能测试、指标测试、文档撰写。

任职要求：
1 通信、电子、计算机、自动化等相关专业，统招***本科及以上学历；
2 熟悉Verilog或VHDL语言，有较强的编程能力；
3 有使用过Matlab、ISE、Vivado、Quartus、Modelsim、Synplify等FPGA开发工具者优先；
4 有XILINX（ZYNQ/Utralscale）、ALTERA等公司FPGA器件开发经验者优先；
5 有使用过Matlab、CCS等DSP开发工具者优先；
6 有TI公司系列DSP开发经验者;
7 有上下变频、FIR、同步捕获、FFT、信道估计、均衡、信道编解码（含RS、卷积码、TURBO、LDPC等）、调制解调、音频编解码、DPD、CFR等模块开发经验者优先；
8 相关经验5年以上；