资深serdes设计工程师
地点：北京/深圳/成都
职责：
1. 参与芯片架构设计和 SPEC 制定；
2. 负责 SoC 集成设计、时钟复位设计、低功耗设计等；
3. 负责数字电路设计、仿真验证以及综合等工作，并且完成相关文档的撰写；
4. 与后端时序分析工程师、DFT 工程师共同完成时序收敛工作；
5. 参与芯片测试方案制定，支持测试工程师完成芯片测试工作。
要求：
1. 硕士及以上学历，电子、通信、计算机、微电子或物理学专业；
2. 熟练掌握 Verilog、SystemVerilog 等语言的编程，有扎实的数字电路基础；
3. 熟悉 IC 设计流程，有 8 年以上的相关工作经验；
4. 在以下相关的模块或接口（其中之一）有一定的工作经验：ARM CPU、AMBA 总线、DDR
接口、 FLASH 接口、USB、PCIe 接口等；
5. 具有较强的学习能力、沟通能力和良好的团队合作精神。