工作职责:
1. 完成模块从算法/协议到架构的实现；
2. 完成模块的RTL实现及相关验证工作；
3. 完成模块的PPA（Performance，Power，Area）优化；
4. 参与算法/协议/架构的评估与优化；
5. 参与模块的FPGA验证及芯片调试；
6. 参与技术方向的规划和解决方案的评估。
任职资格:
1、 通信工程、电子工程等相关专业毕业；
2、 熟练使用Verilog编码,具备较复杂数字逻辑和时序电路分析与设计能力；
3、有过算法或者处理器 IP或FPGA开发经验优先