岗位职责：1. 负责基于先进工艺节点设计和绘制标准单元库的版图，确保版图的高质量和可制造性，满足芯片性能、功耗、面积等各项指标要求。2. 与电路设计团队紧密合作，理解数字电路的功能和逻辑，将电路原理图转化为精确的版图布局，包括但不限于标准逻辑单元（如反相器、与门、或门等）、时序单元（触发器、锁存器等）以及复杂的功能单元。3. 运用专业的 EDA 工具（Cadence Virtuoso）进行版图设计，包括布局规划、器件放置、布线设计等操作，同时遵循设计规则（DRC）、电气规则（ERC）和版图与原理图一致性检查（LVS）等要求，保证版图的正确性和完整性。4. 对版图进行优化工作，如通过合理的布局和布线来减小寄生参数（电容、电阻等），从而提高电路的速度和降低功耗；针对芯片面积进行紧凑设计，在满足性能的前提下提高芯片的集成度和性价比。5. 参与标准单元库的特征化和验证流程，协助生成用于电路设计和综合的相关数据文件（如 LEF、LIB 等），确保库文件的准确性和完整性。6. 解决版图设计过程中出现的各种技术问题，包括但不限于层间连接问题、信号完整性问题、电源分布问题等，与工艺集成工程师、测试工程师等团队成员协同工作，确保芯片从设计到流片的顺利进行。7. 跟踪和研究先进的版图设计技术和工艺发展趋势，不断优化和改进标准单元库的版图设计方法和流程，提升团队的整体技术水平和竞争力。任职要求：1. 本科及以上学历，电子工程、微电子学、集成电路设计等相关专业。2. 具有2年以上先进工艺（先进工艺）或3年以上（成熟工艺）标准单元库版图设计经验，熟悉数字集成电路设计流程和版图设计规则，能够独立完成复杂标准单元的版图设计工作。3. 熟练掌握至少一种主流的 EDA 版图设计工具（如 Cadence Virtuoso、Mentor Graphics Calibre 等），具备扎实的版图设计技能，包括布局、布线、DRC/LVS 检查及修复等操作，能够高效地完成高质量的版图设计任务。4. 深入理解半导体器件物理和集成电路制造工艺，熟悉各种器件（如 MOSFET、电阻、电容等）的版图结构和特性，能够根据工艺要求进行合理的版图设计和优化，确保版图的可制造性和可靠性。5. 具备良好的数字电路知识，能够理解和分析简单的数字电路逻辑，与电路设计工程师进行有效的沟通和协作，准确实现电路设计意图到版图的转化。6. 对版图设计中的寄生效应（如寄生电容、寄生电阻等）有深刻的理解，并能够通过合理的版图设计技巧来减小其对电路性能的影响，具备一定的电路性能分析和优化能力。7. 具有较强的问题解决能力和团队协作精神，能够在压力下独立工作，善于沟通和协调资源，有效解决版图设计过程中遇到的各种技术难题，确保项目按时完成。8. 良好的英语读写能力，能够阅读和理解相关的英文技术文档和资料，有一定的英语口语交流能力者更佳。
