职位描述
1.能独立设计规划芯片版图总体布局、power net规划，包括数模接口确定、PAD规划以及ESD等相关问题；
2.负责芯片的TOP层布局、整合和验证，准备tapeout等相关数据；对内可以指导下游工程完成版图设计；
3.负责按照工艺厂要求进行JDV检查、配合电路及测试进行芯片的debug，配合测试完成FIB、ECO等设计
4.负责投片前的版图检查、编写版图设计文档、撰写脚本、参与新人培训任务的设定。
职位要求
1.微电子、电子相关专业本科及上学历
2.有5-10年量产芯片或数模混合芯片版图设计及top level经验；
3.协助电路设计工程师定位后仿遇到问题，优化版图设计；
4.具有一定的模拟电路知识；
加分项：
1.掌握版图设计各类走线规则、元器件匹配、ESD、latch-up等知识，有高精度ADC/DAC、高速PLL、DC-DC设计经验者优先考虑；
2.熟练运用版图设计工具，熟悉SKILL/TCL等脚本语言；
3.理解基本工艺流程及器件结构，有一定的器件原理知识；
4.有Finfet经验者优先；
5.CET4以上，读写精通。