岗位职责：

1. 工艺整合与优化：
- 负责半导体封装工艺（如Die Attach、Wire Bonding、Molding、RDL、Flip Chip等）的整合与优化，确保各工序匹配性及良率提升。
- 分析封装过程中的关键问题（如分层、翘曲、电性失效等），制定改进方案并推动实施。

2. 良率分析与提升：
- 主导封装良率（Yield）分析，利用数据统计工具（如JMP、Minitab）识别关键失效模式，推动工艺改进。
- 制定DOE（实验设计）方案，优化工艺参数窗口，提升产品可靠性。

3. 失效分析与问题解决：
- 主导封装相关的失效分析（FA），协同FAE团队使用SEM/EDS、X-ray、SAT（超声波扫描）等手段定位问题根源。
- 制定纠正与预防措施（CAPA），降低封装工艺风险。

4. 技术文档与标准化：
- 编写封装工艺规范（SOP）、技术报告（POR）及FMEA（失效模式分析）。
- 推动封装工艺标准化，确保量产稳定性。

任职要求：

1.教育背景：
- 大专及以上学历，微电子、材料科学、机械工程、化学工程等相关专业。

2.经验要求：
- 3年以上半导体封装工艺整合（PIE）或工艺工程（PE）经验，熟悉主流封装技术（如QFN、BGA、WLCSP、SiP等）。
- 有封装良率提升、失效分析或新产品导入（NPI）经验者优先。

3.技能要求：
- 工艺知识：
- 精通至少一种封装核心工艺（如Die Attach、Wire Bonding、Molding、Plating等）。
- 了解封装材料特性（如EMC、Underfill、DA胶）及对可靠性的影响。
- 项目管理：
- 具备DOE（实验设计）和SPC（统计过程控制）能力，能主导工艺优化项目。