工作内容：
1、负责高速信号的拓扑设计、信号完整性仿真分析；
2、高速电路板的布局布线规则定义，PCB叠层规划；
3、芯片封装基板高速信号规划定义，高速接口仿真模型建立。
任职要求：
1.本科及以上学历，计算机、电子、通信及相关专业毕业；
2.6年以上高速硬件设计，具有高速Serdes布局布线设计、仿真及分析工作经验；
3.熟悉Allgro等硬件设计工具，熟练使用高速信号仿真工具，熟悉PCIe、DDR等高速信号设计，完成过10Gbps以上高速信号PCB板，深入理解信号完整性、电源完整性、EMC知识；
4.有较强的项目管理能力和工作主动性，具有良好的团队协作精神。