1、硕士研究生，学习能力比较强，性格开朗
2、负责模块前端设计工作，包括IP集成，模块设计，子系统仿真；
3、负责芯片级前端设计工作，包括时钟，复位，低功耗，总线，芯片总体集成；
4、使用Lint，CDC等工具完成RTL hand-off，完成ASIC到FPGA的设计移植；
5、配合后端组完成SDC质量检查和Netlist hand-off；
6、配合验证组完成验证工作；
7、配合软件人员完成底层驱动开发。