工作职责
1. 根据电路设计完成相关工艺下的版图设计；
2. 根据电路设计要求完成版图优化，
3. 根据版图特性提供版图解决方案；
4. 完成版图物理Sign-off验证，例如：DRC/LVS/ERC/IREM等；
5. 根据工艺特性完成版图可靠性检查；如匹配性、噪音敏感性、Latch up，LOD等
6. 完成版图设计及验证文档编写，支持项目交付；

任职要求
1. 电子类相关专业，本科及以上学历，
2. 3年以上版图设计工作经验；
3. 有SRAM/Stdcell/LDO/PLL等模拟版图设计经验者优先；
4. 有成熟工艺版图设计经验者优先；
5. 具有良好的学习能力、沟通协调能力和团队合作精神；

技能要求
1. 熟悉集成电路CMOS工艺流程以及电路基础知识；
2. 熟悉版图基本知识，对于寄生，噪声，器件，高精度匹配等知识有清晰了解；
3. 熟悉相关版图设计工具及验证方法
4. 熟悉ESD、Latch Up、LOD原理及相应的版图预防对策；