1. 提供高质量的RTL开发语言，熟悉形式验证工具以及其他的静态检查工具以保证RTL质量；
2. 状态机，数据通道，仲裁机制，跨时钟域等模块的设计和实现；
3. 功能模块的综合，形式验证，静态时序分析/时序约束；
4. 对验证团队提供支持以保证流片的顺利实现；
5. 为模块和芯片顶层仿真提供各种测试指标；
6. 支持物理设计团队以保证正确的接口时序定义，以及时序指标的完整验证。
首选的技能
1.有为内存产品编写RTL的经验者优先；
2有统一电源格式的仿真、综合和电气规则检查的等效性检查经验；
3.必须有良好的解决问题的能力；
4.优秀的书面和口头沟通能力；
5.自我激励，工作有条理。