1. 负责芯片从Netlist到GDS输出的后端设计工作。
2. 负责P&R 流程，Floor plan，IO plan，power plan，Place，CTS，布线，时序分析，IR drop，物理验证(DRC, LVS)，ECO.
3. 要求做过chip top-level (带I/O pad)的P&R
任职要求：
1. 熟悉布局布线、物理验证、静态时序分析等后端流程。
2. 熟悉Encounter/Innovus等物理设计工具的使用。
3. 具备如下一至多项专业技能者优先：
a) 具有低功耗电路后端设计经验；
b) 具有40nm及以下工艺流片经验；
c) 熟悉逻辑综合、DFT、STA等ASIC流程实现方法；
4. 良好的团队精神，抗压力能力强、为人正直，工作态度端正，责任心强。
其他信息