职位描述：
1.根据算法及架构设计要求，主要负责完成高速网络通信芯片模块级数字前端相关工作：主要包括架构模块定义、RTL设计、实现，验证；
2.协助负责逻辑综合、STA时序、功耗分析、DFT等等数字设计与分析验证相关内容；
3.为软件和系统应用团队提供技术支持，配合测试部门完成芯片的量产测试。

任职要求：
1.8年以上相关工作经验，微电子、计算机、通信等相关专业；本科以上学位；
2.精通Verilog语言，熟悉System Verilog语言，熟练使用VCS和NC-Verilog等主流EDA仿真工具；
3.了解数字设计流程和工具，包括RTL coding，Synthesis，PT/STA，DFT、Verification等流程，有产品流片及测试经验优先；
4.具有SerDes、通信、网卡、以太网、交换机等等产品数字设计使用经验值优先；
5.学习能力强，喜欢挑战，有团队合作精神和独立解决问题能力，有责任心，有良好的沟通和协调能力。