岗位职责：
1. 负责Chip DFT架构定义,能够配合前端设计团队实现SoC芯片的DFT策略；
2. 负责SOC芯片中的DFT相关工作，包括Scan、MBIST、ATPG、Bscan等；
3. 与后端工程师合作，解决DFT实现中的 timing signoff和power IR 分析的收敛，；
4. 负责流片后，ATE测试向量的生成和调试， 实现测试向量的优化和解决调试中遇到的各种问题；

任职要求：
1. 硕士及以上学历，6年及以上相关工作经验；
2. 精通Verilog语言，掌握综合流程和方法，全芯片综合策略；
3. 熟悉Shell/TCL/Perl程序；
4. 具备实现Chip DFT的规划能力，包括扫描、边界扫描，MemBIST，MemRepair等，对常用的可测性设计方法如BIST, SCAN,JTAG and ATPG有深刻的理解；
5. 认同公司文化，能够自我激励，并具备团队合作精神；