1、使用SystemVerilog、UVM或c++开发验证环境;2、与设计工程师合作完成功能/性能测试计划;3、负责测试用例的开发;4、在c++/SV/UVM中实现有向和随机测试用例,以及检查器和断言;5、使用设计器调试测试用例;6、在回归中进行覆盖率分析和bug清理。