职位描述
1. 芯片级混合信号仿真环境的构思和实施（测试平台、运行脚本等）。
2. 开发自检模拟仿真和模型建设。
3. 建立混合信号验证计划
4. 协调验证任务并遵守时间表和截止日期
5. 进度报告以及与团队成员的沟通
6. 精通一下工具和标准：
Cadence AMS 设计器（ADE-XL/Maestro 和 Command-line）
Hierarchy Editor配置和verilog 配置
Spice/Spectre/APS/XPS 模拟器：能够解决缓慢、收敛问题。
Real Number建模：wreal、SV、User-defined Types/Nets (EE package)
Systemverilog Assertions
UVM-MS 概念。能独立设置 UVM-MS 环境
任职要求
1. 电气工程硕士
2. 必须了解模拟和数字设计基础知识。
3. 必须具有良好的调试分析能力。
4. 良好的沟通技巧（书面和口头）
5.积极主动、注重细节