岗位职责：
1.负责高速混合信号Serdes/PHY的模拟模块（包括PLL, DLL，CDR，CTLE, DFE等）的规格定义、电路架构、电路图设计分析、仿真验证等；
2.与数字工程师合作完成数模混合模块(如CDR, DFE LMS, SSCG，AGC等)的架构设计、模拟建模，混合仿真验证等，并指导和监督版图设计质量；
3.与PI/SI，PKG及硬件工程师配合，仿真评估并解决高速Serdes系统中出现的各种PI/SI问题，review PKG及PCB设计；
4.参与制定测试计划，并在流片后配合芯片测试；
4.负责IC设计文档及Datasheet的整理和撰写；
5.主导项目开发管理以及交付管理，主导所负责产品或IP的技术演进；
6.负责在某一具体模拟技术领域指导初级工程师。
岗位要求：
1.5年以上相关工作经验；
2.熟悉半导体器件和工艺，IC设计流程，生产制造和封装测试；
3.具备DP、MIPI、USB、HDMI、DDR、SATA、Ethernet等任一种或多种PHY设计开发，TO和量产经验；
4.精通PLL，CDR等高速时钟相关模块设计者优先；
5.具有12nm/16nm/28nm/40nm等工艺平台设计经验；
6.有良好的沟通合作能力，乐于创新，熟练阅读英文技术文档。