岗位职责:
1、研读行业标准协议和产品需求，讨论制定所负责模块的功能职责和接口列表；
2、编写模块的设计规范，并予以代码实现；
3、参与模块验证规范的审核，给出可能存在的补漏建议；
4、了解芯片顶层架构，完成全芯片整合；
5、利用工具进行代码质量检查，对其中的Lint或CDC问题提出合适的解决方案；
6、修正验证过程中发现的设计错误或不合理性；
7、支持网表级仿真和时序收敛，从设计角度给出问题解决方案；
8、5年以上工作经验；
任职要求:
1、统招硕士及以上学历，电子工程、微电子及相关专业，3年以上相关工作经验，有全芯片实现及流片经验优先；
2、精通Verilog/System Verilog语言的代码设计，在逻辑综合和时序分析上有丰富经验；
3、熟悉Linux/Unix环境shell语言，能熟练运用tcl/tk或perl脚本语言者优先；
4、具有独立工作和快速的学习能力，较强的团队协作，沟通能力和工作主动性。
5、具有FPGA设计、实现和测试经验者优先。