工作职责：
1. 负责芯片模块级物理实现，包括布图布局，时钟树设计和绕线，解决模块的时序，拥塞等后端实现问题;
2. 参与评估和优化芯片的面积，性能，功耗和物理可实现性;
3. 参与开发和完善物理实现的环境和流程。
任职资格：
1. 芯片级STA signoff,包括参数提取，标准制定，si分析，时序把关与修复；
2. 芯片级EMIR，功耗分析。包括标准制定，violation修复等；
3. 芯片级PV，物理版图修改与验证，包括ERC,DRC,LVS,PERC,DFM等；
4. TOP实现，包括top partition，bump assign，RDL routing，ESD，IO place，SSO检查，CTS等；
5. 复杂block实现，比如CPU，DDR，PCIE等。
以上五项至少满足一项。
经验要求：
1. 五年以上芯片后端工作经验，至少负责过1个项目的全芯片级STA，PV或PA工作；
2. 有主流Foundry厂家(TSMC,Samsung,GlobalFoundry.UMC,SMIC)的12nm及以下的工艺节点流片经验。