岗位职责：
1、参与模块级、子系统级以及芯片级的验证；
2、和设计人员紧密配合，搭建模块级的UVM平台保证设计的正确性；
3、熟悉验证流程能进行RTL以及门级网表的仿真验证；
4、具有丰富的IP、接口验证经验，能够提炼覆盖corner的验证功能点；
5、能够确保验证覆盖率和验证问题的收敛；
6、与架构、设计、FPGA以及软件团队一起完成系统的验证和测试工作。
任职要求
1、硕士及以上学历，微电子与固体电子学、电子工程类专业优先，具有3年以上工作经验；
2、熟悉数字电路实现流程；
3、精通Verilog，System Verilog语言，精通UVM验证方法学；
4、熟练使用VCS等主流EDA仿真工具，熟练使用SynopsysDesign Compiler，Spyglass等数字设计验证工具；
5、熟悉Linux，C/C++，makefile，以及shell/perl/python/tcl等脚本语言；
6、具有MCU设计研发经验者、 熟悉车规芯片开发经验其一者优先；
7、具备较强的责任心、团队合作精神。