岗位职责:1.讨论和定义模块的规格;2.设计和实现从架构定义到RTL设计的数字逻辑电路;3.理解图像处理算法进行微架构设计和设计文档, 负责模块和ISP顶层的RTL实现,优化及验证,并进行设计流程检查和FPGA测试;4.负责标准IO接口的集成;5.与后端密切合作,确保DC,STA,DFT满足Tape Out需求。职位要求:1.三年以上数字IC设计经验,硕士以上学历及相关专业,熟练掌握verilog编程;2.了解视频或者图像处理知识;3.具备丰富的asic电路设计项目经验,包括设计文档,微架构设计和RTL实现;4.掌握设计流程,比如综合约束,时序检查,lint、CDC、DFT等;5.具备ISP项目经验者优先考虑,比如3D降噪,HDR,白平衡,图像增强相关经验;6.具备H264/H265等CODE经验者优先;7.具备NPU设计经验者优先;8.积极主动的发现和解决工作中遇到各种问题, 具有良好的团队合作意识。