职责描述：
● 理解分析IP模块设计规格，制定IP模块验证计划；
● 根据验证对象的特征搭建验证平台与环境；
● 与设计团队一起执行验证计划，达成验证目标；
● 支持FPGA、加速器原型验证；
● 与系统，软件和架构等团队一起完成对验证对象的功能确认；

任职要求：
● EE本科3年或硕士2年以上验证经验；
● 掌握Verilog/SystemVerilog，熟悉UVM验证方法学；
● 熟悉常用EDA仿真调试工具，熟悉Makefile/Python/Shell等脚本语言；
● 具备良好沟通能力和团队合作能力；
● 有过DDR/AMBA总线验证，低功耗验证、性能验证经验者优先；