职位详情

登录

SOC工程师
2.2-3.5万·15薪
人 · 硕士 · 在校生/应届生 · 性别不限2024/11/01发布
五险一金补充医疗保险子女医疗保险带薪年假年终奖金股票期权项目奖金定期体检零食下午茶定期团建

思特威电子科技

公司信息
思特威(上海)电子科技股份有限公司

已上市/500-1000人

该公司所有职位
职位描述
岗位职责:
1. 定义和设计模块结构并编写design spec及test plan;
2. 使用verilog编写rtl级代码,并完成仿真验证;
3. 搭建FPGA测试平台进行芯片级测试验证;
4. 完成模块/SOC集成和综合,时序分析及后仿真;
5. 编写完整的设计和验证报告。
6. 完成芯片回片后的调试,协助解决量产问题

任职要求:
1. 电子类、集成电路、通信、自动化、测控仪器等相关专业优先,硕士及以上学历;
2. 熟悉Linux操作系统和Cadence软件;
3. 熟练掌握Verilog数字电路硬件编程语言;
4. 熟悉IC设计流程,熟悉FPGA验证平台优先考虑;
5. 有isp和外设接口ip,npu/cpu经验的优先考虑。

相关职位
数字前端设计工程师2.1-4万·14薪
五险一金交通补贴餐饮补贴
设计工程师(数字)2.5-3万·13薪
做五休二
数字设计工程师(J10071)2.3-2.6万·15薪
节日礼品
FPGA工程师2.5-3.5万·15薪
FPGA开发工程师23-46万/年
查看所有职位
51米多多提醒你:在招聘、录用期间要求你支付费用的行为都必须提高警惕。 以招聘为名的培训、招生,许诺推荐其他工作机会,甚至提供培训贷款,或者支付体检 、服装、押金和培训等费用后才能录用工作的,都属于违法行为,应当提高警惕。一经发现,请立即举报,并向当地公安机关报案。

举报

招聘信息 > 上海招聘 > 半导体/芯片招聘 > 上海数字前端工程师招聘

收藏

热门职位热门城市周边城市