岗位职责：
1. 验证计划制定与执行：
o 根据设计规范与项目需求，制定全面的验证计划。
o 与架构和设计团队协作，确保验证目标与项目目标一致。
2. 测试平台开发与IP验证：
o 使用SystemVerilog和UVM方法学开发可重用且可扩展的测试平台。
o 负责IP级别的验证工作，确保功能、性能和可靠性满足要求。
o 集成并验证第三方IP，确保设计的整体兼容性与性能。
3. 仿真、调试与覆盖率分析：
o 执行功能仿真和回归测试，验证设计的正确性。
o 调试RTL代码与验证环境，定位并解决问题。
o 达成功能覆盖率目标，优化验证流程效率。
4. 项目管理：
o 负责从计划到执行的整个验证项目管理，跟踪项目进展。
o 与跨部门团队协调沟通，确保高质量按时交付设计。
o 定期向内部和外部相关方汇报验证进展和挑战。
5. 团队领导与指导：
o 指导初级工程师，传授SystemVerilog、UVM及验证***实践。
o 在团队中倡导卓越和协作文化，推动整体技术水平提升。
o 推进流程改进与自动化工具的采用，提升验证质量与效率。
________________________________________
岗位要求：
1. 学历要求：
o 电气工程、计算机工程或相关专业的本科或硕士学历。
2. 经验要求：
o 具有5年以上ASIC/SoC验证经验，尤其是在IP开发方面有深入实践。
o 精通SystemVerilog和UVM方法学。
o 有项目管理经验者优先，包括计划制定、协调和团队领导能力。
o 熟悉网络交换机设计者优先，包括其架构、协议和性能优化相关知识。
3. 技术能力：
o 深入了解验证方法学及相关工具，如仿真工具和覆盖率分析工具。
o 熟练掌握脚本语言（Python、Perl、TCL或Shell），能够优化自动化流程。
o 具备标准协议（如PCIe、DDR或Ethernet）相关知识，并有IP验证经验。
o 熟悉RTL设计、综合及调试流程者优先。
4. 软技能：
o 优秀的沟通与团队合作能力，能够起到带头作用。
o 自我驱动，注重细节，能够管理多项任务优先级。
o 具备解决复杂技术问题的能力。