岗位职责
1.根据设计工程师的schematic进行整体floorplan，工作评估，确保按时完成TOP版图工作；
2.根据schematic完成物理布局，布线和验证，包括drc，lvs，ant等；
3.规划版图floorplan，合理利用版图空间，提升集成度与电路性能；
4.与设计工程师有效合作，优化版图确保电路性能优化；
5.撰写设计开发文档、验证报告。
任职要求
1.微电子专业本科，从事模拟/数模混合layout工作3年以上，能独立完成TOP版图；
2.充分研究设计规则，避免ESD、闩锁效应及其他寄生影响；
3.熟悉相关EDA工具，如cadence virtuoso calibre等；
4.工作积极主动、吃苦耐劳，具有良好的学习能力、沟通能力、团队合作精神；
5.有SMIC 018和SMIC 14nm工艺chip经验者优先。