技能要求：

1.通信或电路分析与设计相关专业，具备算法相关专业背景，具有独立开发软硬件平台实现算法及编码的能力；

2.具备集成电路ASIC、FPGA设计的自主设计开发能力；

3.熟悉国际标准AES算法、双正交码算法和国军标要求；

4.独立编写算法相关技术论文且在核心刊物上发表；

工作内容：

1.负责加解密算法软硬件实现的研发，参与配套测试设备的开发和研制工作；

2.负责CBB模块的芯片花，ASIC电路、SOC电路的集成化设计、技术要求提出等；

3.负责编码算法的编辑、更新、优化等工作；

4.负责制定加解密数据算法的规则和安全等优化工作。