职责描述：
1.负责数字IC模块的测试及验证；
2.建立测试与验证环境，开发test cases；
3.协助设计开发团队debug；
任职要求：
1.专业不限，本科以上学历；
2.精通SystemVerilog HDL语言，熟悉UVM框架，熟悉常用仿真环境；
3.工作态度端正，责任心强，Self-Motivated；
4.有Verification:或SoC项目经验者优先；