主要职责
1.与团队一起定义芯片规格， 撰写相关设计文档；
2.独立完成模块 RTL 设计以及相关验证工作；
3.参与芯片开发流程， 包括 FPGA 原型验证和支持后端实现；
4.支持 FAE 工程师解决客户端的技术问题。
岗位要求
1.微电子、 电子工程、 计算机、 通信类相关专业， 硕士及以上学历；
2.熟练掌握 Verilog 设计语言和较强的 RTL 设计能力；
3.熟练使用 Cadence/Synopsys 等厂家主流 Verilog 仿真工具， 熟练使用 Synopsys 时
序和功耗分析工具；
4.熟悉数字 IC 前端 ASIC 设计流程；
5.具备良好的沟通能力和团队精神， 认真严谨的工作态度。
薪资范围： 22000 元- 28000 元/月