1. 负责公司深度学习加速器架构的设计与优化，进行模块定义与RTL实现；
2. 负责上述架构的优化、改进、测试与升级，为公司NPU及AI ISP芯片提供支持；
3. 与数字集成电路部门配合，完成设计、仿真、优化、流片、回片测试等相关工作。
83 基于算法原型，分析算法推理性能瓶颈，设计、验证、实现相适应的硬件架构；基于硬件架构特性，指导算法优化。
83 与算法部门、数字IC部门进行合作
83 撰写、维护相关文档，交付相关部门
83 完成领导安排的其它工作。
具有微电子、数字IC、计算机等相关专业或项目背景，硕士及以上学历
2年以上，NPU、ISP开发相关从业经验(限社招)
掌握至少一种硬件描述语言，具备一定FPGA或ASIC开发经验;了解深度学习的基础理论，熟悉CV方向的主流深度学习模型、算法、算子等
学习能力强，有较强的分析和解决问题能力，逻辑缜密，工作认真、负责；有开发深度学习硬件加速器经验者优先