岗位职责：
1、解决Synthesis -> Netlist -> GDS的所有问题，与DFT、APR team合作以完成block/chip的实现，到IC tape-out（比重占70%）；
2、Chip整合所需的RTL design，包含IO mux、clock architecture、system platform相关IP整合、simulation（比重占30%）；
3、Python/Perl流程自动化，将上述工作中碰到的手动流程改进为自动化流程。

岗位要求：
1、硕士及以上学历，电机、电控、电子、资讯工程相关专业；
2、具以下经验(包含学校相关经历)
(1) SOC电路RTL整合经验；
(2) System Bus/Platform/CPU整合经验；
(3) middle end flow (sdc/synthesis/timing closure) 经验。