职位详情

登录

数字前端设计工程师
2-3万
人 · 本科 · 2-3年工作经验 · 性别不限2024/09/18发布
五险一金专业培训员工旅游绩效奖金股权激励定期体检年终奖金

菱湖大道111号国家软件园天鹅座C栋18楼

公司信息
江苏集萃智能集成电路设计技术研究所有限公司

民营/50-150人

该公司所有职位
职位描述
岗位职责:
参与芯片前端数字模块的设计开发,仿真,验证以及综合工作。
任职要求:
1. 微电子等相关专业本科及以上学历,良好的英文读,写能力;
2. 2-3年以上基于Verilog 和 RTL的芯片设计经验;
3. 熟悉数字电路设计流程,能独立完成模块设计;
4. 独立完成电路仿真测试计划及代码开发;
5. 能熟练使用Verilog XL, ModelSim, NC-Verilog, and VCS;
6. 熟悉UNIX 环境和Shell 和其它脚本语言如Perl, Tcl;
7. 会使用版本控制和bug tracking工具;
8. 低功耗电路设计设计经验。

相关职位
集成电路数字前端设计工程师20-40万/年
节日生日福利福利包3-5千过渡性住宿
FPGA开发工程师2-3万
数字前端工程师1.5-3万·14薪
节假日福利生日礼包团建活动
IC数字前端工程师2-4万
数字后端工程师20-40万/年
查看所有职位
51米多多提醒你:在招聘、录用期间要求你支付费用的行为都必须提高警惕。 以招聘为名的培训、招生,许诺推荐其他工作机会,甚至提供培训贷款,或者支付体检 、服装、押金和培训等费用后才能录用工作的,都属于违法行为,应当提高警惕。一经发现,请立即举报,并向当地公安机关报案。

举报

招聘信息 > 无锡招聘 > 半导体/芯片招聘 > 无锡数字前端工程师招聘

收藏

热门职位热门城市周边城市