岗位职责：
1. 负责开发高覆盖率和成本有效的测试模式,并在模拟和静态时序分析工具下验证所有DFT逻辑模拟和测试模式；
2. 协助后端工程师解决DFT实现相关问题,例如测试时钟设计优化,时序收敛问题；
3. 负责ATE测试向量产生和debug, 建立和维护DFT设计和验证自动化流程；

任职要求：
1. 本科及以上学历，3年及以上相关工作经验；
2. 精通Verilog语言，掌握综合流程和方法，全芯片综合策略；
3. 熟悉Shell/TCL/Perl程序；
4. 具备实现Chip DFT的规划能力，包括扫描、边界扫描，MemBIST，MemRepair等，对常用的可测性设计方法如BIST, SCAN,JTAG and ATPG有深刻的理解；
5. 认同公司文化，能够自我激励，并具备团队合作精神；
6. 良好的口语及书面表达能力；