主要工作内容与职责:1.使用verilog编写RTL级代码,并完成仿真验证;2.协助进行数字模块的芯片综合,时序分析及后仿真;3.协助搭建FPGA测试平台进行芯片级测试验证4.完成模块定义及文档编写;任职要求:1.电子工程/微电子/通信/计算机科学相关专业,硕士及以上学历,IC设计3年以上工作经验;2.精通Verilog语言,具有扎实的数字逻辑设计基础;3.熟悉基于ARM CPU的SOC架构;4.熟悉AMBA/AHB/APB/AXI协议;5.了解前端流程, 包括综合, 时序收敛;6.有以下设计经验的优先考虑:USB/WIFI/Bluetooth/Video processor/Graphic processor/Image processor/Display controlle