岗位职责：
1、负责Floorplan布局规划，电源网络设计、时钟树综合分析、功耗面积优化分析；
2、负责Timing closure、ECO design、IR drop分析、EM分析等；
3、优化版图设计，完成tapeout之前的物理验证（包括寄生参数抽取，DRC、ERC、LVS、ESD和Latchup分析等）。
岗位要求：
1、微电子相关专业；
2、熟悉Verilog语言，具备扎实的数字电路基础；
3、两年以上相关工作经验，了解可测试设计、熟悉P&R流程，有先进工艺Tapeout的经验者优先；
4、良好的专业英文文献阅读和资料搜索能力；
5、具有较强的学习能力、沟通能力和良好的团队合作精神。