岗位职责：
1. 与数字架构师和前端设计工程师紧密配合，阅读/理解design spec并撰写verification spec;
2. 搭建验证平台与环境，阅读设计spec提取验证feature list以及testcase list；
3. 运行regression收集coverage分析/提高coverage达到验收标准，撰写验证报告总结验证结果。
4. 对现有UVM验证环境进行维护升级（UVM+python+Makefile）

任职要求：
1. 硕士学历，数字IC验证3-7年工作经验
2. 熟练掌握Verilog, SystemVerilog, C，UVM;
3. 熟悉Python 和Makefile;
4. 熟悉ARM-Cortex M系列架构， AXI/AHB协议等;
5. 有车规芯片验证经验者优先（熟悉CAN/LIN/ETHERNET等协议）
6. 有模数混合SoC验证经验，熟悉模拟电路RNM模型搭建者优先；