1、 负责SOC芯片、ASIC芯片从netlist到tap-out的全流程工作；
2、 完成floorplan, place，CTS，Routing以及ECO工作；
3、负责面积优化，功耗优化，时序优化，IR drop分析，以及完成模块级的STA与PV signoff相关工作；
4、掌握物理设计流程中的布局、时钟树综合布线等流程，并对后端物理验证和形式验证有设计基础；
5、针对后端设计能够进行时序分析，并从实现的角度优化芯片面积和功耗。
6、带领团队并解决团队成员模块疑难问题。

任职资格：
1、 微电子/电子工程/通信/计算机等相关专业本科及以上学历；后端设计相关工作经验4年以上优先；
2、 精通数字电路分析基础，熟悉脚本语言；
3、 精通synopsys或cadence公司P&R流程工具；
4、 精通的脚本编写技能（perl、tcl）。