工作职责:
1. SOC 芯片的顶层集成与布局规划，从Netlist 到GDS，包括Chip/block level Floorplan, 时序分析，时钟数综合，IR drop分析等自动布局布线设计。
2. 建立和优化RTL2GDS flow, 精通RTL2GDS flow的各种 INPUT File。（如netlist, sdc, LEF, LIB, tech file etc., 负责数字后端设计流程的维护和完善
3. 管理和跟踪block的后端状态，识别后端风险，提供解决方案并推动消除风险；
4. 主导推动解决芯片后端实现中的关键技术难题；
5. 主导开发和改进后端实现流程和规范；
6. 从后端实现角度为芯片架构定义和设计提供支撑和改进建议；
任职资格:
1. 熟悉主流的APR工具（ICC2，Innovus等），精通后端实现各种工具和流程，如floorplan，place，Power规划，CTS，时序分析，布局布线等
2. 精通脚本技能（如tcl，perl，python）
3. 具备扎实的时序收敛与signoff 的技能
4. 10年以上后端APR经验，独立负责过两款以上量产芯片的顶层物理设计和验证工作，具有丰富的后端流程开发和项目管理经验
5. 具有很强的项目计划，执行和总结能力
6. DDR/LPDDR PHY相关后端设计经验者优先