职位描述1. 针对高速SERDES系统中的各类信道损伤设计相对应的DSP算法进行补偿，包括算法调研、原型验证、定点化设计以及算法文档编写等；2. 与RTL数字设计团队的同事合作，参与算法PPA优化的迭代，配合完成算法代码与RTL电路的bitmatch工作；3. 通过追踪协议标准或者与产品部门讨论获取初步的系统性能指标，使用或者设计性能分析工具来确认指标的合理性并参与相关制定；4. 参与系统仿真建模工作，对常见的各类信道损伤以及电路器件能进行建模并输出相对应的波形，与实际系统波形进行correlation验证；职位要求1. 通信工程，电子信息及应用数学等相关专业硕士及以上学历，博士优先;2. 熟悉PAM4/NRZ等调制格式，包括格雷编码，眼图分析，BER计算等；了解CDR, FFE, DFE, MLSE等DSP算法的原理，并且编写过相关代码进行实现；3. 熟悉各类信道损伤（高频损伤，低频损伤，时钟抖动等）并且能对其进行相关建模分析，包括获取信道的IPR，频谱响应，SNR计算等；4. 有良好的编程基础，能熟练使用业界主流的EDA工具进行相关仿真建模；5. 对FEC编码有一定了解，例如RS(544,514),对纠后BER有一定概念；6. 有坚实的数理基础，掌握通信原理和数字信号处理的相关知识；7. 有丰富的文献或专利的阅读经验，懂得如何从中抽取有用信息来解决问题。
