工作地点：上海/深圳/南京

岗位职责：
1.工艺整理：负责数字相关工艺库文件的整理、信息归纳和必要的定制，掌握所用数字单元门、I/O、SRAM、Flash等IP的使用注意事项，掌握所用工艺的物理规则、电气规则等；
2.RTL到GDSII实现：负责数字集成电路从逻辑综合（Synthesis）、布局规划（Floorplan）、布局（Placement）、时钟树综合（CTS）、布线（Routing）到最终版图生成（GDSII）的整个物理实现流程。特别是能够基于产品需求做出最合理的布局规划；
3.时序收敛：使用静态时序分析（STA）工具进行深入分析，优化关键路径，解决建立时间（Setup）和保持时间（Hold）违例，确保芯片在各种工艺角（PVT）和模式下满足时序要求；
4.功耗优化与分析：进行功耗分析和优化（包括动态功耗和静态功耗），执行IR Drop分析，确保电源网络设计的鲁棒性；
5.物理验证：运行和调试设计规则检查（DRC）、版图与原理图一致性检查（LVS）、电气规则检查（ERC）等，确保版图符合代工厂要求和设计意图；
6.设计优化：持续优化芯片的性能（频率）、功耗（Power）和面积（Area）（PPA）；
7.流程与方法学：参与或改进后端设计流程、脚本开发和自动化，提高设计效率和质量；
8.跨团队协作：与前端设计、DFT、模拟混合信号、封装和制造测试团队紧密合作，解决跨领域问题。文档编写：编写清晰的设计文档、流程文档和报告。

任职要求：
1.微电子学及相关理工科专业，硕士及以上学历；
2.理解逻辑、版图和时序相关的概念；
3.精通主流数字EDA工具（Cadence/Synopsys），熟悉TCL/PERL等脚本语言；
4.具备扎实的时序收敛以及流片技能；
5.良好的沟通能力和团队协作能力。工作敬业负责；
6.有拓展技能、一专多长的发展意愿；
有成功的65nm及以下工艺流片经验优先。