IC前端设计工程师
工作地点：北京/深圳
职责：
1、主要从事Synthesis, DFT, Formal check, STA, LP check等IC前端实现flow；负责SDC，upf等约束文件；
2、负责clock/reset structure analysis;负责timing signoff和lowpower flow;
3、和RTL Designer一起做好RTLQA.
要求：
1、熟悉数字电路设计流程，具有VLSI的基础知识,熟悉verilog/VHDL；
2、熟悉Timing setup/hold检查；
3、熟悉DC/DCT, Formality, PT等Synopsys工具；
4、熟悉Scripts语言tcl/perl.
5. 较强的学习能力和团队精神