工作职责：

1、 负责SOC芯片、ASIC芯片从netlist到tape-out的全流程工作；

2、 能够进行芯片布局、电源、时钟的规划，完成布局布线、时钟树综合布线以及时序收敛；

3、 能够开展DC综合流程，能够根据设计需要确认综合过程中的设计约束；

4、 针对后端设计能够进行时序分析，并从实现的角度优化芯片面积和功耗。

任职资格：

1、 本科及以上学历，微电子、集成电路、电子工程、通信等电子类相关专业毕业，三年及以上工作经验；

2、 掌握数字电路分析基础，熟悉脚本语言；

3、 精通synopsys或cadence公司P&R流程工具；

4、 熟练的脚本编写技能（perl、tcl）；

5、 掌握芯片的时钟处理、电源域处理方法；