一、岗位要求：
1、与电路设计工程师协作完成版图布局、版图设计、DRC/LVS验证、寄生参数提取及分析
2、能独立完成芯片布局规划和连线；
3、完成其他相关的工作。

任职要求
1、电子工程或相关专业本科以上学历
2、有两年以上模拟或射频集成电路版图相关工作经历，经验丰富者优先。
3、熟练使用Cadance Virtuoso XL等版图设计工具；熟练使用Calibre，Assura 等验证工具，并能迅速解决DRC，LVS错误。
4、熟悉高精度匹配、各类寄生，熟悉Latch-up，Antenna发生机理及解决办法；有顶层布局经验者优先。
5、对半导体工艺流程有一定的认识。
6、有良好的团队协作能力和沟通精神

早上7点50 晚上17；45 有公司到地铁三号线新庄站和地铁四号线聚宝山站的通勤班车