1、与数字前端建立有效沟通，根据芯片项目与工艺要求，建立定制化的项目sign-off标准；
2、使用主流EDA工具实现SoC芯片从Netlist到GDSII的物理设计工作；
3、完成模块的收敛、sign-off、物理验证工作，不限于时序收敛、功耗收敛、SI收敛、ANT收敛、可靠性设计、数据整合、版图物理验证、数据流片交互；
4、具备完成跨EDA组件流程的开发、完善、评估、分析和验证工作的能力。
任职要求：
1、本科学历及以上，微电子相关专业，5年以上芯片后端实现相关工作经验；
2、具备熟练的脚本技能（如TCL, Shell, Perl, Python）；
3、熟练使用P&R后端工具，掌握数字后端设计流程，具有不同层次工艺节点，从Netlist到GDSII的整个后端流程的经验（Floorplaning, Power planning, Placement & Optimization, CTS, Routing, ECO, RC/SPEF, STA）；
4、有效分析数字版图工具产生的日志报告，结合数字电路知识和项目时序面积供电要求，选择PLACEMENT&ROUTING的最优策略；
5、对数字后端报告出现的错误提出切实可行的解决方案；
6、熟悉关于OCV，LVF，MC 优化和多功率设计的工作知识；
7、了解CPU，DDR，Clock Structure及基本数字逻辑。