1.本科及以上学历，8年以上高速SerDes设计经验，熟悉DFE、CDR、PLL等关键技术
2.精通Matlab、Python等脚本语言，熟练使用高速示波器、误码仪、网络分析仪等测试验证设备。
3.具备信号完整性分析能力，熟悉NRZ 、PAM4信号对噪声、反射、非线性和基线漂移的敏感性。
4.熟悉高速PCB设计技术，包括叠层设计、串扰抑制等。
5.掌握ADC/DSP架构下的SerDes设计方法。
6.具备良好的沟通能力和团队合作精神。